[디지털데일리 고성현 기자] 세미파이브가 인공지능(AI) 데이터센터 등에 활용되는 대면적(Big die) 설계 역량을 공개했다. 이와 함께 신개념 구조로 꼽히는 '3D 메모리 IC'에 대한 진행 상황도 국내에서 처음으로 선보인다.
세미파이브는 22일부터 24일까지 서울 코엑스 열리는 '제27회 반도체대전(SEDEX 2025)'에 참가해 첨단 반도체 설계 솔루션을 공개했다.
세미파이브는 2019년 설립된 반도체 디자인솔루션 기업이다. 칩을 설계하는 팹리스(Fabless)의 안정적 양산을 위한 설계도 물리화와 설계자산(IP)이 포함된 통합 플랫폼을 제공한다. 회사는 삼성전자 파운드리사업부 디자인솔루션파트너(DSP) 소속으로 창립 5년 만에 연 매출 1000억원을 확보한 상황이다.
이날 공개한 부스에는 국내 반도체 고객사와 상업화를 추진 중인 AI칩이 대거 전시됐다. 국내 유망 AI팹리스인 리벨리온과 퓨리오사AI의 반도체 웨이퍼부터 여러 고객사의 칩 개발 현황과 사례가 공개됐다.
부스에 전시된 사피엔반도체의 칩 'S24MM11'은 스마트글래스에 탑재되는 중국향 CMOS 백플레인 제품이다. 해상도와 구동 성능을 높여 차세대 디스플레이로 꼽히는 LEDoS(MicroLED on Silicon)에 최적화됐다. 한화비전넥스트의 비전용 신경망처리장치(NPU) 'WN9', 엑시나(옛 메티스엑스)의 니어메모리 NPU 'MX-1P' 등도 전시됐다. 이밖에 모빌린트, 에티포스, 하이퍼엑셀 등 국내 유수의 칩들도 공개됐다.
현장의 세미파이브 관계자는 "세미파이브는 AI 카메라, 스마트글래스 등 온디바이스AI용 엣지 NPU부터 자율주행 V2X, 컴퓨트익스프레스링크(CXL), 데이터센터용 고성능 제품에 이르는 프로젝트 이력을 확보한 상황"이라며 "빅테크 기업들이 요구하는 100x100mm 이상의 빅다이 설계와 첨단 공정을 위한 설계 지원도 가능하다"고 강조했다.
또 세미파이브는 하이퍼엑셀의 LLM 프로세싱유닛(LPU)을 삼성 4나노 파생 공정인 SF4X로 지원하는 등 첨단 공정 활용도를 높이는 추세다. 이와 함께 장기적으로 확대될 2나노(SF2) 이상 공정에 대한 대응 역량도 갖춰 고객사를 확대할 방침이다.
이와 함께 신개념 패키징 기술로 거론되는 3D 메모리 집적회로(IC)에 대한 소개에도 나섰다. 3D 메모리 IC는 NPU, GPU 등 시스템반도체 칩 위에 저전력DDR D램(LPDDR DRAM)을 실장한 칩이다. 실리콘관통전극(TSV)으로 D램과 로직 칩을 직접 연결해 데이터 이동거리를 크게 단축한 것이 특징이다. 데이터 이동거리를 단축하면 데이터 이동 과정에서의 병목이나 지연(Latency) 문제를 해결할 수 있어, 막대한 데이터 처리를 요하는 AI 연산 과정을 극대화할 수 있다.
차세대 패키지 구조로 꼽히는 3D HBM-GPU는 패키지와 칩의 이종결합이다. 베이스다이-코어다이로 구성된 HBM을 GPU위에 올려 대역폭을 크게 끌어올리고, 데이터 이동거리를 좁혀 데이터센터 등 고성능 AI 모델의 연산 속도를 높이는 용도다. 반면 3D 메모리 IC는 HBM과 같은 패키지 구성이 아닌 단일 메모리 칩(Die)을 수직 적층해 하이브리드 본딩 방식으로 직접 붙인다. 이렇게 되면 연산 속도나 대역폭은 3D HBM-GPU 대비 낮으나 비용, 저전력 특성 측면에서 유리해 온디바이스 AI 구현에 보다 적합하다.
세미파이브는 현재 일본 고객사로부터 3D 메모리 IC 프로젝트를 수주해 개발에 나섰다. 이를 통해 기존 주력 솔루션인 NPU 플랫폼 지원부터 메모리(LPDDR D램) 맞춤형 설계, 공정 지원, 하이브리드 본딩 패키징 지원에 이르는 전 영역에 대한 역량을 확보 중이다.
현장 관계자는 "3D 메모리 IC는 미국 제재로 HBM 도입이 어렵던 중국에서 특히 발전을 거듭하던 기술로 엣지 디바이스 내 AI 구현에 효과적일 것으로 관측된다"며 "이 기술을 국내 생태계 기반의 기술로 상용화하고 포트폴리오를 더욱 확장하는 것이 목표"라고 말했다.
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
'">
