[디지털데일리 배태용 기자] "29년간 반도체 개발을 하며 느낀 건, 혁신은 천재 한 명이 아니라 다양한 협업에서 나온다는 것입니다. 최근 반도체 기술의 흐름은 바로 그 '시너지'를 향하고 있습니다."
송재혁 삼성전자 최고기술책임자(CTO)는 22일 서울 삼성동 코엑스에서 열린 '반도체대전(SEDEX 2025)' '시너지를 통한 반도체 혁신'을 주제로 연 기조연설에서 이같이 밝혔다.
송 CTO는 반도체 기술 진화의 핵심 키워드로 디바이스 구조의 3D 전환과 첨단 패키징 기술의 융합, 분야 간 협업 확대를 꼽았다. 그는 "D램, 낸드, 로직, 패키지 등 모든 영역에서 기술의 경계가 흐려지고 있다"며 "로직이 먼저 간 길을 이제는 D램과 낸드가 따라가는 흐름"이라고 말했다.
그는 반도체 소자의 진화 단계를 '평평하게 깎는 플래너(Planar) 시대'에서 '세우는 버티컬(Vertical) 구조', '붙이는 본딩(Bonding) 기술', 그리고 '쌓는 3D 아키텍처'로 정리했다. D램은 수직 채널을 갖춘 'V-D램'으로 로직은 게이트올어라운드(GAA) 구조로, 낸드는 이미 수십 층 이상 쌓는 V낸드로 발전한 것이 대표적 사례다.
송 CTO는 "플래시 메모리는 10년 전 이미 평면의 한계를 맞고 V낸드로 넘어갔다"며 "D램과 로직 역시 한계를 맞이하고 있고, 수직화와 적층이 핵심 해법이 되고 있다"고 설명했다.
이어 "첨단 패키징 기술인 '칩렛'과 HBM, 본딩 기술 등이 점점 중요해지고 있으며 결국엔 소재, 공정, 설계, 패키지, 테스트가 동시에 움직여야 한다"며 "삼성전자는 전 영역을 보유한 유일한 회사이기에 더 높은 시너지를 낼 수 있다"고 강조했다.
또한, 기술적 다양성 확보보다 기술 간 융합과 시너지 창출이 중요한 시점이라는 점도 재차 강조했다. 송 CTO는 "이제는 D램 엔지니어가 로직을 이해하고 패키지팀이 공정팀과 함께 일해야 혁신이 가능하다"라며 "하나의 제품 개발을 위해 과거엔 10개 팀이 필요했다면 지금은 20~30개 부서가 동시에 움직여야 한다"고 말했다.
그는 "D램과 로직에서 요구되는 초미세 패터닝 기술을 적용하려면 스트레스, 워피지(뒤틀림), 열 팽창 등을 제어해야 하고 이는 재료역학·열역학·지구과학까지 엮이는 수준"이라며 "이제는 반도체 공정에 지진 전문가까지 필요할 수 있다"고 말해 좌중의 웃음을 자아냈다.
삼성전자의 반도체 기술 전략도 언급됐다. 송 CTO는 "로직은 GAA 구조에서 파워 레일을 아래로 내리고 MOSFET도 상하 적층하는 방식으로 나아가고 있다"며 "D램도 V-D램으로의 전환이 필연적이며 이를 위해 다양한 본딩 기술을 접목하고 있다"고 밝혔다.
이어 "반도체 기술은 이제 세로로 세우고 붙이고 쌓는 구조가 표준이 되고 있다”며 “이는 고객의 전력·성능·면적 요구를 만족시키기 위한 필연적 진화"라고 설명했다.
그는 발표를 마무리하며 "삼성전자는 D램·낸드·로직·패키지까지 전방위 기술을 보유하고 있어 각 기술 간 융합을 통한 시너지를 극대화할 수 있다"며 "산업계, 학계, 소재·장비 업체와 함께 경계를 넘는 기술 협업을 지속해 나가겠다"고 밝혔다.
'">
'">
'">
'">
.jpg?type=nf190_130)
